


第5章 逻辑门电路


5.1



题图 5.1

答案: (a) 0 (b) 0 (c) 1 (d) 1 (e) 0 (f) 0 (g) 0 (h) 0 (i) 0

5.2



题图 5.2

答案: (a) 错误, 使能端应接高电平; (b) 正确; (c) 正确; (d) 正确。

5.3

解: (1) 采用图 a 电路:

当 $V_I = V_{IH} = 4V$ 时, $V_{OL} = 0.3V$, $I_D = \frac{V_{CC} - V_{OL} - V_{on}}{R} = 2.7mA > 2mA$, LED 灯亮。

当 $V_I = V_{IL}$ 时, $V_{OH} = 3.6V$, $V_{CC} - V_{OL} = 1.4V < V_{on} = 2V$, LED 灯不会亮。

(2) 若采用图 b 电路: 当 $V_I = V_{IL} = 4V$ 时, $V_{OH} = 3.6V$,

$I_D = \frac{V_{OH} - V_{on}}{R} = 1.6Ma < 2mA$, LED 灯不会亮。

故采用图 a 电路合适。

5.4

解: (a) 不能, 因为当 A、B 中有一个为低电平时, 与非门输出高电平, 晶体管导通, 电流大于高电平输出最大电流。

(b) 能; (c) 能; (d) 不能, 因为 OC 门无上拉电阻, 三极管始终截止。

5.5

$$C = 1, Y = 0$$

解: $C = 0, Y = 1 \times \overline{AB} + (0 \oplus D)0 = \overline{AB} + 0 = \overline{AB}$
 $\therefore Y = \overline{ABC}$

5.6 解: (a) 正确 $Y_1 = \overline{AB} \bullet \overline{CD} = \overline{AB + CD}$

(b) 不正确 R 应接在输出端与 V_{CC} 之间。

(c) 不正确 普通 TTL 门电路输出端不能直接并联。

(d) 正确 $Y_4 = \overline{AB}$

(e) 正确

$$C = 1, Y_5 = \overline{B}; C = 0, Y_5 = \overline{A}$$

$$\therefore Y_5 = \overline{AC} + \overline{BC}$$

5.7 解: $N=\{20|20\}=20$ 个

5.8 解: $N=\{10|10\}=10$ 个


5.9 解: $R_{L(\min)} = \frac{V_{CC} - V_{OL(\max)}}{I_{OL} - mI_{IL}} = \frac{5 - 0.4}{8 - 3 \times 0.4} K\Omega = 0.68 K\Omega$

$$R_{L(\max)} = \frac{V_{CC} - V_{OH(\min)}}{nI_{OH} + mI_{IH}} = \frac{5 - 3.2}{3 \times 0.1 + 3 \times 0.2} K\Omega = 5 K\Omega$$

综合以上两种情况, R_L 的阻值范围为: $0.68 K\Omega < R_L < 5 K\Omega$ 。

5.10 解: $C=0$ 时, $Y = \overline{AB}$; $C=1$ 时, $Y = A$ 。


Y 的波形, 如下图所示:



5.11 解: $A=0$, T_1 的基极电位是 1 伏, 则 T_2 、 T_3 截止, $Y = \overline{DE}$; $A=1$, T_1 的发射结

截止、集电结导通, 电路组成与或非门: $Y = \overline{BC + DE}$ 。所以

$$Y = \overline{A} \bullet \overline{DE} + A \bullet \overline{BC + DE}$$



题图 3.21

5.12

答案: (a) $Y_1=1$ (b) $Y_2=1$ (c) $Y_3=1$ (d) $Y_4=1$ (e) $Y_5=1$

5.13 解: 采用摩根定律变换逻辑表达式, 可以实现仅用两输入与非门构成的逻辑电路。

1) $Y_1 = A + BC$;

$Y_1 = \overline{\overline{A + BC}} = \overline{\overline{A} \overline{BC}}$, 自行绘制逻辑电路, 采用 3 个二输入与非门可实现此逻辑功能。

2) $Y_2 = \overline{AB} + CD$;

$Y_2 = \overline{AB} + CD = \overline{\overline{\overline{AB} + CD}} = \overline{\overline{AB} \overline{CD}}$, 自行绘制逻辑电路, 采用 4 个二输入与非门可实现此逻辑功能。

3) $Y_3 = \sum m(0,1,3,5,7)$

采用卡诺图化简, 得到 $Y_3 = C + \overline{A} \overline{B} = \overline{\overline{C + \overline{A} \overline{B}}} = \overline{\overline{C} \overline{\overline{A} \overline{B}}} = \overline{\overline{C} \overline{A} \overline{B}}$


自行绘制逻辑电路, 采用 5 个二输入与非门可实现此逻辑功能。

5.14 解: 图 (a) $Y = A \oplus B$

图(b)

$$\begin{cases} E=1, Y = \overline{AB + CD}; \\ E=0 \text{ 时, } Y \text{ 为高阻态} \end{cases}$$

5.15




题图 5.15

解: (a) Y_1 为高阻态; (b) Y_2 为 1; (c) Y_3 为 1; (d) Y_4 为 1。


5.16 用题图 5.16 所示的 CMOS 电路连接成: (1) 3 个反相器; (2) 3 输入端或非门; (3)

3 输入端与非门; (4) 或与或非门 ($Y = \overline{(A + B)C}$)




题图 5.16


解：（1）三个反相器：电路图如下图所示，其中以 3、6、10 为反相器输入端，13、1、12 为输出端。




（2）三输入端或非门：电路图如下图所示，其中 3、6、10 为或非门输入端，12 为输出端。



（3）三输入端与非门：电路图如下图所示，其中 3、6、10 为与非门输入端，12 为输出端。




（4）或与非门($Y = \overline{(A + B)C}$)：电路图如下图所示



5.17 解：（1）当 $B=0$ 时， $L_1 = A$ ， $L_2 = A$ ；

当 $B=1$ 时三态门输出为高阻态。 L_1 通过 R 接 V_{CC} 为高电平， L_2 通过 R 接地为低电平。


（2）其波形图如下图所示。



5.18 解：已知 PMOS 构成的部分电路的逻辑式： $A(B + C)(D + E)$ 。

根据对偶规律，得到 NMOS 部分的逻辑式为： $A + BC + DE$ ，作电路图如下：


所以， $Y = \overline{A + BC + DE}$



NMOS 部分的电路图：

5.19 解：已知 NMOS 构成的部分电路的逻辑式： $A(B + CD)$ 。

根据对偶规律，得到 PMOS 部分的逻辑式为： $A + B(C + D)$ ，作电路图如下：



所以， $Y = \overline{A(B + CD)}$

5.20 解：用 a 表示可变电阻区；b 表示截止区

答案：题表 5.20

v_A	v_B	v_C	N_1	N_2	N_3	N_4	N_5	v_Y
0	0	0	b	b	a	b	b	0
0	1	0	b	a	b	b	b	1
1	0	1	a	b	b	a	a	0
1	1	0	a	a	b	b	b	1
1	1	1	a	a	b	a	a	0


5.21 解：1) $Y_1 = AB + C = \overline{\overline{AB} + \overline{C}}$ ；

可以设计两级逻辑电路的级联，第一级实现 $\overline{\overline{AB} + \overline{C}}$ ，第二级实现一个非门。

2) $Y_2 = A \oplus B = \overline{AB} + \overline{A} \overline{B}$

3) $Y_3 = \overline{AB + CD}$

电路如下图所示。



5.22 CMOS 电路与 TTL 电路相比其优点有哪些？TTL 与 CMOS 器件之间的连接要注意哪些问题？

答：与 TTL 门电路比较 CMOS 电路的优点主要有：

- (1) CMOS 由场效应管构成，电压控制器件，功耗很小，TTL 功耗较大。
- (2) CMOS 的逻辑电平范围比较大（5~15V），TTL 只能在 5V 下工作。
- (3) CMOS 的负载噪声容限大、抗干扰性强，TTL 则相差小，抗干扰能力差。
- (4) 在带同类门负载的情况下 CMOS 门电路扇出系数较大。

TTL 与 CMOS 器件之间的连接要注意：

- (1) 驱动门的 $V_{OH(min)}$ $\geq$ 负载门的 $V_{IH(min)}$ 。
- (2) 驱动门的 $V_{OL(max)}$ $\leq$ 负载门的 $V_{IL(max)}$ 。
- (3) 驱动门的 $I_{OH(max)}$ $\geq$ 负载门的 $I_{IH(总)}$ 。
- (4) 驱动门的 $I_{OL(max)}$ $\geq$ 负载门的 $I_{IL(总)}$ 。

5.23 答案：(1) x (2) $\checkmark$ (3) $\checkmark$ (4) x (5) $\checkmark$ (6) $\checkmark$

5.24 解：(1) CMOS 或非门输出为高电平时，由图可以得到

$$I_B = \frac{V_{OH} - V_{BE}}{51 + 0.2} = \frac{9.95 - 0.7}{51.2} mA = 0.18 mA$$

三极管临界饱和的基极电流为

$$I_{BS} = \frac{1}{\beta} \left(\frac{V_{CC} - V_{CE(sat)}}{R_C} + 2I_{IL} \right) = \frac{1}{30} \left(\frac{5 - 0.3}{2} + 2 \times 0.4 \right) mA = \frac{3.15}{30} mA \approx 0.11 mA$$

可见， $I_B > I_{BS}$ ，故三极管处于饱和导通状态，因此得到 $V_C = V_{CE(sat)} \approx 0.3V$

(2) CMOS 或非门输出为低电平时，三极管截止，因此得到

$$V_C = V_{CC} - 4I_{IH}R_C = (5 - 4 \times 0.02 \times 2)V = 4.84V$$

由此可见，接口电路输出端的高、低电平满足 TTL 与非门输出端的高低电平的要求，因此接口电路的参数选择合理。

5.25 解：(1) 根据加到 CMOS 或非门输入端的电压满足 $V_{IH} \geq 4V$ 时，TTL 与非门有 50uA 的漏电流要求，可以求出 R_L 的最大允许值。此时应满足


$$R_{L(max)} = \frac{V_{CC} - V_{IH}}{0.05} = \frac{5 - 4}{0.05} K\Omega = 20K\Omega$$

(2) 根据加到 CMOS 或非门输入端的电压满足 $V_{IL} \leq 0.3V$ 时，TTL 与非门的最大输出电流为 8mA 的要求，可以求出 R_L 的最小允许值。此时应满足


$$R_{L(min)} = \frac{V_{CC} - V_{IL}}{8} = \frac{5 - 0.3}{8} K\Omega = \frac{4.7}{8} K\Omega \approx 0.59K\Omega$$

综合上述两种情况，因此 R_B 的选值应满足： $0.59K\Omega < R_L < 20K\Omega$


5.26 判断题图 5.26(a)~(d)所示逻辑电路能否实现所规定的逻辑功能？对的打√，错的打×。




$$\begin{cases} B=0 \text{ 时, } Y_1=C & (\checkmark) \\ B=1 \text{ 时, } Y_1=A+C & (\checkmark) \end{cases}$$



$$\begin{cases} B=0 \text{ 时, } Y_2=\overline{AC} & (\times) \\ B=1 \text{ 时, } Y_2=\overline{C} & (\checkmark) \end{cases}$$



$$Y_3 = \overline{AB} \bullet \overline{CD} \quad (\times)$$



$$Y_4 = AB + CD \quad (\times)$$

题图 5.26

解：(a) 正确

(b) $B=0$ 时, $Y_2 = \overline{AC}$

(c) $Y_3 = \overline{AB} + \overline{CD}$; TTL 门电源用 5V, 输出高电平为 3.6V、低电平约为 0.3V, 仅 3V 左右的幅值, 经二极管产生 0.6V 的电平位移, 则只剩 2V 多幅值, 且低电平可能达到 1V 左右, 显然不能适应作负载门的输入电平要求, 会造成电路误动。

(d) TTL 门电路不能直接进行“线与”

5.27 解: 当用 TTL 器件构成时, 输出方程为 $Y_{\text{TTL}} = \overline{A} + BC$;

当用 CMOS 器件构成时, 输出 $Y_{\text{CMOS}} = \overline{A} + B + \overline{C}$ 。